研究家札記

前陣子總是可以看到關於EUV的新聞，大家都說他可是先進製程中最關鍵的設備，不僅台積電出鉅資大力購買，競爭對手Samsung(三星)、Intel(英特爾)可也都捧著錢去找ASML(艾斯摩爾)了呢。 到底EUV是什麼神奇的設備? 讓各家廠商可是不計成本，只為了比對手更早拿到。 他的製造商ASML(艾斯摩爾)又是何方神聖? 完全壟斷了EUV的市場，成為高階曝光機(在對岸叫做光刻機)的龍頭。 不要緊，這次就讓研究家帶你輕鬆看懂EUV以及DUV 。

如果問說製作晶片最重要的兩項技術是什麼? 我一定會回答 "曝光與蝕刻" 這兩項技術可以說是晶片製造中最精華、最先進也最基本，不管在成熟製程中，或是在先進製程中，這兩項技術可都是製程中的主角。 對這兩項技術的掌握程度，直接決定了產品良率。 在這兩項技術的先進程度，直接決定了摩爾定律的發展。 是的，這次就讓研究家簡單介紹"曝光與蝕刻"。

最近總是可以在網路上看到關於先進封裝的各種新聞，先進封裝真的這麼重要嗎? 是阿，隨著晶片縮小的難度增加，很多公司都把注意力慢慢的移到了封裝上面，因為這裡是一片藍海，從這裡下手減少晶片的體積，可是相對簡單又省錢的，但什麼是封裝測試阿? 不要緊，就讓研究家好好的來說一番。

每次總會在電視上看到新聞斗大的標題寫著 [台積電成功量產5nm製程，朝3nm前進] [台積電超車三星，還擊倒了英特爾] [台積電在3nm繼續採用FinFET架構] 雖然舉國歡慶，但似乎還是有很多人不知道 台積電是什麼樣的公司? 3nm、5nm又是什麼意思? FinFET又是什麼? 沒關係，這就讓研究家簡單的告訴你

最近幾天，有人問了我"聯發科"是在做什麼的公司? 我很輕鬆且神氣地說 : "聯發科"不就是晶片設計的公司，這有什麼好講的。 但他接著問說 : "ARM(安謀)"也是一家設計公司阿，旦感覺他怎麼好像跟"聯發科"不太一樣，聯發科跟高通為什麼會用上ARM(安謀)設計的處理器阿。 這真是個好問題，明明同樣都是屬於IC設計的產業，彼此卻有客戶上的往來，難不成是聯發科和高通在偷懶。 當然不是了，IC設計產業的結構可不是像我們想像的這麼簡單，一顆晶片的設計過程可能就包含了好幾家公司呢。 接下來就讓我們一起撥開IC設計產業的神秘面紗吧!     半導體供應鏈的上下游關係 在深入了解IC設計產業之前，我們要先看清楚他所在的半導體供應鏈位置，才能更好理解他。 以常見的區分方式來說，半導體供應鏈可分為上中下游三個區塊，分別是: 上游 IC設計(聯發科、高通) 中游 晶圓製造( 台積電 、聯電) 下游 封裝測試 (日月光、京元電) 這樣講大家一定有看沒有懂吧? 簡單來說，IC設計就是房子的設計師，負責繪製房子的施工藍圖，晶圓製造就是建築工人，依照施工藍圖把房子建造出來，封裝測試就是負責檢查房子和布置房子，房子就這樣被造出來了。 當然，蓋房子和做晶片是有區別的，可是他們的概念都很相近歐，房子是依照比例把設計圖放大，而晶片是依照比例把設計圖縮小。   進入IC設計產業 能者多勞的IDM 依照半導體供應鏈的區分方法，我們可以先找出一種非常厲害的公司，那就是 ”IDM”(Integrated Device Manufacturer) ，凡是被我們叫做 IDM 的公司，就是指他從頭到尾自己來，設計晶片、製造晶片、封裝晶片，通通靠自己，垂直整合了半導體的供應鏈。 誰是這樣的公司啊? 那就是大名鼎鼎的Intel(英特爾)   但是面對供應鏈的專業分工化...